台積電點名 COUPE：AI 伺服器傳輸瓶頸的下一個封裝關鍵字

台積電提出 COUPE 光電整合封裝技術，透過 SoIC 垂直整合 PIC 與 EIC，把光電轉換推近核心晶片，瞄準 AI 伺服器高速傳輸的功耗與延遲挑戰。

📌 來源： bnext.com.tw/article/90989/whats-tsmc-coupe 【20260521 半導體】【台積電】【主題：COUPE 是什麼？台積電點名 AI 封裝新關鍵字】發布者：a03751101 台積電在 5 月 14 日技術論壇點名「COUPE（緊湊型通用光子引擎）」，這不是單純的新名詞，而是針對 AI 伺服器資料傳輸瓶頸提出的光電整合封裝方向。⚡ AI 晶片競賽不只看先進製程、CoWoS、HBM 或 GPU 算力。當 GPU、CPU、記憶體與網路交換晶片大量交換資料，傳輸路徑的功耗、延遲與訊號損耗，也會成為系統級瓶頸。 COUPE 的核心做法，是利用 SoIC（System on Integrated Chips）把 EIC（電子積體電路）與 PIC（光子積體電路）垂直封裝在一起，讓光訊號與電訊號的轉換位置更靠近核心晶片，縮短電訊號傳輸距離，降低功耗與延遲。🔌 台積電把 COUPE 發展分成三階段：COUPE on PCB、COUPE on Substrate、COUPE on Interposer。根據台積電資料，相較傳統銅線，on PCB 功耗效率提升 2 倍；on Substrate 可達 4 倍、延遲降到小於 0.1 倍；on Interposer 則可提升到 10 倍、延遲小於 0.05 倍。目前最值得關注的是 COUPE on Substrate。台積電說明，on PCB 去年已產出但還不算真正 CPO；on Substrate 會把元件從電路板推進封裝基板，並與其他元件使用 CoWoS 技術封裝在一起，預計今年開始生產。至於 on Interposer 尚未釋出時程。供應鏈部分，原文指出目前公開資訊較明確的台廠主要是上詮，與台積電共同開發 COUPE 封裝技術，聚焦光纖陣列單元 FAU。其他如波若威、眾達、聯亞、華星光等，較適合放在 CPO 或 AI 光通訊供應鏈觀察，不等同於台積電 COUPE 直接供應鏈。📡 #台積電 #COUPE #半導體 #先進封裝 #CoWoS #CPO #AI 出處：數位時代 Bus

https://blog.buclaw.org/posts/coupe-ai-mpg8bgsx